烽火社区

标题: 【开发求助】CPLD/FPGA设计中的小问题 [打印本页]

作者: 匿名 时间: 2015-4-25 11:08 AM
一般都是可以通过JTAG电缆下到CPLD和FPGA内去的
不同的是CPLD编程后，可以保存，而一般的FPGA在掉电后，重新上电时需要再次编程

作者: hellyt 时间: 2015-5-10 10:42 AM
就这水平还当斑主啊？？？“不同的是CPLD编程后，可以保存，而一般的FPGA在掉电后，重新上电时需要再次编程”？？？

不是要看加载的文件类型嘛，ft

作者: 匿名 时间: 2015-5-24 10:39 AM
先回家把书看完再到这问问题，这书上都有的。

作者: 不懂电路 时间: 2015-7-28 05:17 AM
现行的FPGA结构,是在外置prom.,上电后程序现在prom里面加载进FPGA,会有10寄nm的延迟.

作者: 不懂电路 时间: 2015-8-8 05:32 AM
不同器件，延时不同

Actel 几乎没有延时

作者: highend 时间: 2015-8-8 06:31 AM
真的是，具我知FPGA应该掉电都不保存吧

作者: 不懂电路 时间: 2015-8-8 08:37 AM
good

作者: hellyt 时间: 2015-8-8 10:42 AM
下载的文件是.sof,cpld编程后可保存,fpga掉电后丢失

作者: 不懂电路 时间: 2015-8-8 11:52 AM
很简单的问题啊

作者: whuzpx2008 时间: 2015-8-8 02:43 PM
汗!

作者: whuzpx2008 时间: 2015-8-8 03:20 PM
杂七杂八~与其问楼上那帮人还不如上百度搜

作者: hbz 时间: 2015-12-27 05:16 AM
标题: 【开发求助】CPLD/FPGA设计中的小问题
ＣＰＬＤ/ＦＰＧＡ在下载到板子上有什么区别呢？

主要是CPLD怎么下载到板子上？

谢谢高手

欢迎光临烽火社区 (http://bbs.cnecport.com/)