烽火社区

标题: 关于ADF4350原理图中若干引脚上面的10uf和0.1uf并联电容的问题 [打印本页]

作者: 滔滔江水 时间: 2013-1-28 11:45 AM
标题: 关于ADF4350原理图中若干引脚上面的10uf和0.1uf并联电容的问题
我看ADF4350电路原理图上面有好几个引脚都需要用到10uf和0.1uf电容的并联外接3.3v电源。
我的问题是由于电路设计体积的限制，能不能将靠的比较近的引脚共用一个组并联组合，如果不能是为什么，如果能用的话那么是不是会产生一些问题，那么会产生哪些问题？

作者: 滔滔江水 时间: 2013-1-30 08:01 AM
您好！我想您提到的应该是电源去耦电容。通常不建议共用。锁相环电路本身就是敏感电路，如果电源没有良好的去耦会影响输出相噪性能，甚至导致锁相环失锁。
附件为ADF4350评估板使用手册，其中有评估板原理图，建议您参考该原理图进行设计。
附件:
[attach]19561[/attach]

作者: ADI_Yu 时间: 2013-2-2 11:54 AM
谢谢你，受教了！
主要是我们一个同学设计的将ADF4350的6和10管教的去耦电容共用了，但是芯片仍然能够正常工作调试成功，我就突然有了这个疑问。

作者: ADI_Yu 时间: 2013-2-21 10:30 AM
您好！对于优化锁相环性能建议您分开使用。

作者: ADI_Yu 时间: 2013-2-21 12:05 PM
如果想要有好的指标，当然要分开用。

欢迎光临烽火社区 (http://bbs.cnecport.com/)