【语言求助】在学习verilog语言过程中遇到的疑问（二）

深圳阿强

如果是我，更愿意这么作：

initial i=0 ;

always @(posedge clk)

begin

mem[i] = i ;

if (i>=1024)

begin

i=0 ;

end

else

begin

i=i+1

end

end