怎样做分辨率500ps的计数器？计数器, 分辨率

smarteebit

可行的。推荐用FPGA实现，如：主时钟200MHz，锁相环产生10个相位的时钟：
clk0 （0°）
clk1 （36°）
……
clk9 （324°）
10个时钟对被测信号分别计数，最后对得到的10个计数值进行求和处理，就能得到等效的2GHz时钟计数值。
Altera的FPGA都带PLL，像CycloneIII有多达5个输出，支持相位调整；
Xilinx的Spartan6也带PLL，最多6个输出，支持相位调整。