有关AD421的问题......

kenlino

最近在使用并调试AD421，目前被一问题困扰着：那就是AD421数字数据锁存信号LATCH的频率该选择在怎么样的一个范围内？因为datasheet上没有对LATCH的频率范围做限制，当我分别选择120Hz、270Hz等频率为LATCH频率时（输入信号设定为2Hz），观测转换后模拟输出信号的频谱，发现分别在120Hz(240Hz/360Hz/480Hz等)、270Hz(540Hz)上都有比较大的镜像分量。请帮忙分析这是由什么原因引起的...
(5.10 K)该
附件被下载次数 3

kenlino

一般地，LATCH信号的上升沿将DAC的输出更新，对于LATCH信号的频率没有特殊的要求。

有几个不明白的地方：

1。“输入信号设定为2Hz”是指每0.5s更新一次输入的数字量，是吗？

2。“输出信号的频谱”，输出信号是指哪里的信号；

3。“在120Hz(240Hz/360Hz/480Hz等)、270Hz(540Hz)上都有比较大的镜像分量”，那在其他频率处是否也有类似情况？

kenlino

David，你好，谢谢你的回复。

1。“输入信号设定为2Hz”是指每0.5s更新一次输入的数字量，是吗？

是的，我的数据不是一个固定的数字值（如16位全‘1’），而是一个频率为2Hz的正弦信号采样量化成16位数字值（采样时钟为LATCH频率），再以LATCH的频率将这样的数据输入AD421的。

2。“输出信号的频谱”，输出信号是指哪里的信号；

AD421的电流环路输出LOOP RTN端上串联一个精密电阻R，电阻R两端的压差Vo，而“输出信号的频谱”就是电压Vo的频谱。

3。“在120Hz(240Hz/360Hz/480Hz等)、270Hz(540Hz)上都有比较大的镜像分量”，那在其他频率处是否也有类似情况？

LATCH的频率在小于600Hz的条件下，都会有这种状况，LATCH频率高于600Hz的条件下，这种镜像分量就基本看不到了。

是不是我测试的方法有问题？期待解答~~~

ADI_David

楼上试下：

1。怀疑是送给AD421的原始数据就有这样的问题，可否对送给AD421的数据做下FFT，如果不方便，可以把采样的数据发给我，我帮你分析下这些数据；

2。改变下采样的频率，使其不要为2Hz的整数倍，比如121Hz，看看情况是否会好转。

kenlino

Hi, David

正如你所怀疑的，是输入数据本身就有问题，我采集输入信号做了FFT，发现信号的频谱与输出频谱类似，镜像分量比较大。这可能测试用的MCU程序存在问题，造成输入到AD421的数据已经失真。

感谢帮忙！！

attachment：LATCH频率270Hz，输入信号设定为10Hz（这由MCU产生，作为AD421的输入数据），采集此输入数据做频谱分析得到的输入信号频谱。

kenlino

恭喜楼主找到问题原因。

有问题再交流！！！