FPGA内部产生复位信号可以吗

月沙观

reg[15:0] count;
always@(posedge clk)
begin
if(count == 16'd65550)
count <= count;
else
count <= count + 1'b1;
end
//---------------------------------------------
always@(posedge clk)
begin
if(count < 16'd65550)
rst_n <= 1'b0;
else
rst_n <= 1'b1;
end
由于所使用的板子没有外部复位按键，想通过如上方式产生一个开始是低电平0，随后一直是高电平1的信号，但是使用modelsim仿真发现信号一直是高电平1，这是怎么回事呢？很着急啊 悬赏价格
5E币
未解决

czdo2008

reg[15:0] count = 16'h0;                                                                                                                                                                       

月沙观

可以                                                                                                                                                                       

seanweis

硬件描述语言中给变reg型数据赋初始值没有实际作用吧！                                                                                                                                                                       

youzizhile

那应该如何对这样的模块进行描述呢？                                                                                                                                                                       

zziccq

硬件描述语言中给变reg型数据赋初始值没有实际作用吧！                                                                                                                                                                       

xworld2008

你可以使用PLL产生复位时钟，通过计数器来做，终归不是太好                                                                                                                                                                       

xworld2008

counter没有初始值，fpga基本不支持内部生成reset                                                                                                                                                                       

youzizhile

count没有赋初值                                                                                                                                                                       

vfraloo

看这么长时间没有人回答，我就回答下吧。首先，fpga得结构基本就不支持内部复位，这是fpga结构决定的。复位信号是个全局信号，如果有内部复位，需要对fpga进行模块划分，划分成外部复位模块和内部复位模块，这极大的增加了fpga结构的难度，而且fpga综合工具如何来支持内部复位也是个头疼的问题，所以基本没有支持内部复位的fpga。你的问题我觉得是你对你们的fpga系统不熟悉。你要仔细看看你们的fpga系统的手册，第一有没有外部复位，第二是不是系统上电后延时一段时间，内部的pll或其它模块产生复位信号，这时fpga才真正进入工作模式