有人用过Cyclone系列的芯片吗？

a虫

我对时钟输入方面的理解有障碍，哪位可以帮我分析一下？
先谢谢啦~~~

huaming ，也请帮帮忙！

a虫

Cyclone是Altera的产品嘛，呵呵，你对时钟输入方面什么地方有不清楚？能提出具体的问题吗？ ：） 我觉得对于FPGA的时钟输入都差不多的，区别和用好全局时钟是关键                                                                                                                                                                       

sparcengine

你知道，太好了！
我用的芯片是EP1C6。不需要用PLL产生时钟信号，所以想直接外接晶振作为全局时钟信号。
问题：
1、是不是应该外接有源晶振？
2、需要从固定引脚接入吗？
3、请帮我解释一下CLK[3..0]和DPCLK[7..0]的定义和用途；
4、8根全局时钟线究竟是如何产生作用的？
不好意思，我把资料看了几遍依然一头雾水。希望不吝赐教。谢谢！

a虫

我是huaming，这个片子我没有用过，所以不敢说，这些都是要结合你的资料来说的，我没有看过这些资料，所以我不知道怎么说。如果是全局时钟的话，应该从固定引脚接入，资料会具体说的，至于全局时钟怎么产生的，一般来说 是 全局时钟作时钟输入延时比较少，速度能上去，效果比较好，因为他里面会针对全局时钟具体布线，插入缓冲器，使时钟线电流比较大，使全局时钟的延时做到比较小。                                                                                                                                                                       

a虫

这么简单的问题也不知道：
ALTERA芯片都有专用的 时钟层，你使用CLK[3..0] 就可以了，不用管DPCLK。
时钟采用有源晶振，要注意如果时钟的匹配做好，一个时钟信号只能驱动一个芯片，最好使用专用的时钟驱动器，驱动接入FPGA芯片，时钟最好等长布线。

a虫

哦，，谢谢楼上这位！不知者请莫怪。。。
可是我还有不太明白的地方：Cyclone芯片内部有8根全局时钟线，我只用一个晶振，是否需要在CLK[3..0]的每个引脚都接入同一信号？不然如何给4个bank提供时钟信号？

a虫

sparcengine，请推荐一下专用时钟驱动器吧