ad9910 芯片工作时，sync_clk没有输出信号，可能是什么原因？ 很急！

xiaolongbm

ad9910 芯片工作时，sync_clk没有输出信号，可能是什么原因？谢谢                                                                                                                                                                       

ADI_wei

此贴问题编号为：2013年1月的Q7，已加急，楼主也可以致电ADI咨询：4006-100-006 （工作时间：周一至周五 8:30 ~ 17:30）。                                                                                                                                                                       

EvelynZhang

1.上电后通过给Master_reset引脚高电平脉冲将芯片reset，是寄存器恢复默认值；2.请您核查参考引脚输入的频率和幅度，可以将波形发出来看看；3.注意对时钟寄存器的设置，例如PLL；4.另外，注意95引脚的功能和电平：Crystal Select (1.8 V Logic). Analog input (active high). Driving the XTAL_SEL pin high, the AVDD (1.8V) pin enables the internal oscillator to be used with a crystal resonator. If unused, connect it to AGND.如果使用的是无源晶体，建议接1.8V，如果使用的是有源参考，建议接低电平。