【开发实例】基于verilog的SDRAM控制程序分享

吴小虎 · 发表于 2015-1-4 01:42 AM

先看看

alanghc · 发表于 2015-1-8 11:22 AM

Xilinx的SDRAM控制器，是作为一个例子放在ISE里面的，不是IP Core
装好ISE以后，会发现有几个工程例子，其中一个就是SDRAM控制器这个控制器，本来是一个IP Core的，后来觉得没有必要再收钱了，就放到了示例里面去了。

hahaxiong · 发表于 2015-7-24 04:07 AM

感谢楼主，来重庆了请你吃饭啊

gaoshen · 发表于 2015-8-1 11:10 AM

very good................................

rjgfangjun_nuaa · 发表于 2015-8-3 01:55 AM

感谢，找sdram_wr_data这个文件很长时间了。

谢谢。

Andyang · 发表于 2015-8-10 09:56 AM

再下一次

牛皮蛋 · 发表于 2015-8-18 05:48 AM

谢谢了，经典的好帖，就是少了个文件

venysky · 发表于 2015-1-13 04:48 AM

太吊了

cwsxian · 发表于 2015-1-15 10:00 AM

duoxie l

1237348746856 · 发表于 2015-1-15 02:34 AM

谢谢楼主分享了，学习一下了。