VerilogHDL:小问题

蚊子

VerilogHDL问题:我目的是想input输入正或负数进行运算
1. input [1:0]t ,则t可看为2位‘0’‘1’类型，但是如何定义input为 integer类型呢？(因为 integer可以表示正负数)
2.如何用register表示负数？
如 定义reg[5:0]; integer int; reg=-3 ,先有 reg=111101,这里最高位的1为符号位；
然后我用 int=reg=111101,这里最高位不是符号位了，结果int=61;~~难道 register只能表示无符号数？？