AD9788提高载波采样点数

ADI_wei

FPGA时序没有问题，我想原因可能是由于9788内部的插值有关，使得IQ数据跳变变得缓慢，以致调制后的载波相位缓慢变化到新的相位，这样9788出来的中频信号占用的带宽减小，如手册Figure55,56,57不同插值倍数的频谱。谢各位了！                                                                                                                                                                       

zhadaolong

插值倍数与每一路数据率的乘积应和NCO的数据率相同。                                                                                                                                                                       

baggiolord

芯片的数据手册P35:fDATACLK=fDACCLK/(IF*P)，那么NCO的生成速率应该就是fDACCLK。(Frequency word freq in the frequency register is added to the accumulator every clock cycle.)现在的程序是将基带码元数据率降低，也就是说在多个fDATACLK周期码元才变化一次，然后将载波的采样点数提高到16或32。                                                                                                                                                                       

baggiolord

数据率和插值率需有这个关系。