21世纪的SAR ADC

aiboluo13

在过去的几十年中，全世界的精密数据转换器设计厂商一直在重新改进逐次逼近型模数转换器（SAR ADC）的体系结构。其中功耗和尺寸是改进最大的两个参数。从2006到1996年的SAR转换器比较中可看出，较新推出的的转换器占用的印制电路板（PCB）面积减少了88%以上，并且每次转换的功耗减少了98%。虽然吞吐率和精度提高幅度不太显著，但它们也在不断得到改进。当今的SAR转换器（AD7980是其中最新的一款）非常适合于便携式电池供电应用，例如病人监护设备和手持数据采集系统。
转换器设计的真正难题是保持低功耗，同时达到更高的吞吐率。等式（1.0）确定了SAR ADC体系结构的转换效率改进与时间之间的数量关系。

图1所示是过去几十年中16 bit SAR ADC每次转换的能量和尺寸的下降。

图1：16 bit转换器中每次转换的能量以及封装尺寸的变化趋势

SAR ADC的发展
早期SAR ADC的体系结构使用DAC（数模转换器）和激光调整技术达到双极性工艺中所期望的精度和线性度。令人遗憾的是，反馈电阻的自散热效应会引起高分辨率转换器的线性误差，并且放置和调整薄膜电阻的工艺成本昂贵。由于薄膜电阻值易受封装机械压力的影响，因此制造生产过程一直都是难以克服的问题。由于这些原因，开关电容器DAC成为最新基于CMOS工艺SAR ADC的规范。高精度接触光蚀刻可以生产电容器的极板区域，因此PiP（聚乙烯－绝缘体－聚乙烯）电容器和MiM（金属－绝缘体－金属）电容器无需进行激光调整即可提供优于电阻器的匹配。此外，电容器的温度特性也比电阻器更加稳定并且线性性更好。
现代的亚微型CMOS工艺可在同一块硅芯片模上提供高压器件（5 V、10 V以及40 V）和低压器件（2.5 V、1.8 V以及1.2 V）。这种灵活性允许集成电路设计工程师将SAR体系结构分隔为高压区域和低压区域。图2表明AD7980的模拟输入采样电路可以采样5 V输入信号，同时其ADC内核采用2.5 V电源电压供电。维持较大的输入信号摆动可以最大程度提高信噪比（SNR），同时采用2.5 V电源电压供电的大电流ADC内核可以最大程度降低功耗并且提高转换效率。独立的逻辑电源允许串行接口与1.8 V～5 V之间的任何逻辑电平兼容，因此这种灵活性无需在ADC和控制器之间使用外部电平移动电路。

图2：AD7980框图

ADI公司的PulSAR体系结构的最大优势之一是其无源采样技术，这种技术允许功耗与转换速度成线性比例。AD7980每1 MSPS（每秒一百万次采样）消耗7 mW功耗，每10 kSPS消耗0.07 mW功耗，从而使其成为任何采样率下功耗最低的16 bit ADC（见图3）。

图3：AD7980的功耗与采样率的关系

高分辨率SAR ADC的积分线性误差（INL）和差分线性误差（DNL）取决于参考节点的质量，参考退耦电容器越靠近内部电容器DAC阵列，这两个参数越小。在过去几十年中，封装技术的改进显著减小了封装面积，从而使退耦电容器更接近于CAP DAC。例如，引脚架构芯片级封装（LFCSP）使用封装体下的接触焊盘代替外部引脚。封装尺寸通常是芯片模尺寸的1.2倍。与其它封装类型的装配规则相比，洞穴清除构造规则的减少缩短了焊线并且降低了串行自感应。由于减少了SAR比特验证过程中参考节点上的环路，因此有助于快速建立内部电容器DAC。封装技术的下一步是晶片级封装（WLP）。这种技术使用芯片模顶部的焊接块将压模与印制电路板（PCB）连接在一起。它不需要焊线并且缩短了敏感参考节点的长度。封装尺寸与芯片模几乎同样大小，从而成为真正的芯片级封装。
超小芯片模尺寸的阴极效应之一是限制了压模上能够集成的结焊盘数量，并且通常也限制了可用于电源、接地和参考源的外部引脚数量，从而导致无法将数字电源和地引脚与模拟电源和地引脚分开。使用多条焊线将数字和模拟电源结焊盘连接到一个引脚上是下一步减少耦合到模拟域数字电源数量的最佳方案。由于这种策略非常有效，因此将电源退耦电容器放置到与封装引脚尽可能近的地方极其重要。
降低功耗意味着在断电和上电后以1 MSPS转换之间切换时温度增加微小（AD7980增加0.7°C ）。超小封装尺寸允许系统设计工程师将ADC放置在离传感器更接近的地方，但不会引起影响传感器性能的温度变化，从而使得系统的温度校正工作更加容易。它也具有减小与长PCB布线有关的寄生效应的更多优点。
您应该如何选择适合您的低功耗应用的ADC？
专用数据采集系统在10 kSPS采样率时可能需要20 bit的有效分辨率。虽然现在已有工作在该采样率下的20 bit转换器，但其它可选方案可能会提供功耗、速度以及分辨率的更好折中。在低功耗应用中，区分精密转换器（包括SAR和Σ-Δ）巨大阵列的一种方法是使用等式（2.0）所示的优化指数。该等式考虑了三个主要的ADC技术指标：噪声、功耗和采样率。噪声指标专门表示为满量程百万分率（PPM）的均方根值（RMS）形式。这允许用户比较不同分辨率和不同输入范围的ADC。功耗和采样率指标表示了大多数SAR ADC的功耗与采样率成何种比例关系，如图3所示。它也说明了过采样的优点：对于N次采样，噪声应该提高N的开方根倍，相应地其优化指数（FOM）也很低（单位是满量程×的百万分率）。例如，AD7980的FOM是625；一款推出八年之久的16 bit SAR ADC的FOM是7100。

RMS噪声可以从转换器数据手册中的技术指标计算出，其可根据等式3.0和4.0所给的定义从信噪比（SNR）或有效分辨率计算出。

设计工程师可以对功耗、噪声和采样率进行折中。对于给定的采样率，可以通过过采样达到更高的分辨率（更低噪声）以增加功耗为代价。图4所示是AD7980的这种关系。因此AD7980以三种不同的采样率（10 kSPS、100 kSPS以及1 MSPS）工作，相应有三种不同的功耗（0.07 mW、0.7 mW以及7 mW）。AD7980以10 kSPS的采样率工作时，可提供16.8 bit的有效分辨率，同时消耗0.07 mW功耗；当其以1 MSPS的采样率（过采样率因子的100倍）工作时，可提供20 bit的有效分辨率，同时消耗7 mW功耗。

图4：有效分辨率与功耗和吞吐率的关系

在医学应用中可找到低功耗、高分辨率SAR ADC。由于当今ADC具有更低噪声、更低功耗和更小尺寸，因此可以使用更轻、更便携的健康监视设备改进病人的舒适度。图5所示的心电图（ECG）即是终端产品趋向于小型和便携的应用。由ECG电极产生的信号通常是具有较大交流（AC）共模分量（高达1.5 V）的微小AC信号（高达10 mV）。这些信号的频率范围从0.05 Hz到几百Hz。类似于AD7980的1 MSPS ADC可能看起来过度损伤了三种频率下的给定信号，但过采样可以解决这个问题。通过对AD7980过采样，可增加有效分辨率并且降低噪声。ADC分辨率的提高允许降低前端放大器的增益，从而也降低了来自这些电路级的噪声。

图5：ECG信号链的典型信号通道

为什么SAR ADC是适合工业数据采集的最佳选择？
SAR ADC是适合工作在中级转换速度并且需要低功耗和高精度的信号处理应用的最佳解决方案。SAR ADC的体系结构允许不产生管道延迟而转换异步信号。此外，转换过程可在任何时候启动。正是这些特性使得SAR ADC适合于数据采集系统。SAR ADC可提供分辨率（高达18 bit）和吞吐率（几MSPS）的合理折中。这种参数组合使得SAR转换器易于用在具有多个转换器输入的多通道应用。
总之，自从首款商业真空管SAR ADC于1954年由Bernard Gordon在Epsco发明以来，SAR体系结构经历了悠久的发展历史。这种SAR ADC在50 kSPS采样率下可提供11 bit的分辨率，并且消耗500瓦功耗。与AD7980这款16 bit分辨率、1 MSPS采样率并且仅消耗7 mW功耗的ADC相比，我们可以看到随着历史的推进，SAR ADC性能已经取得了巨大进步。IC（集成电路）设计工程师将继续寻找能够解决模拟问题的数字解决方案。CMOS工艺技术和封装技术的发展将有助于这些解决方案的诞生。随着21世纪的发展，SAR体系结构将必定不断地向前发展。

EvelynZhang

开关电容器还是不了解，查资料与没查出个所以然，请楼主明示。                                                                                                                                                                       

jeffweiwei

我终于搜到一篇不是E文的开关电容专利。感兴趣的朋友可以看看什么是开关电容器DAC的最新改进。

（1）（2）

chuxp

只有E文了，这应该是SC DAC例子中较容易理解的了。

For these reasons, switched capacitor (or charge-redistribution) DACs have become popular in newer SAR ADCs. The advantage of the switched capacitor DAC is that the accuracy and linearity is primarily determined by high-accuracy photolithography, which in turn controls the capacitor plate area and the capacitance as well as matching. In addition, small capacitors can be placed in parallel with the main capacitors which can be switched in and out under control of autocalibration routines to achieve high accuracy and linearity without the need for thin-film laser trimming. Temperature tracking between the switched capacitors can be better than 1 ppm/°C, thereby offering a high degree of temperature stability. Modern fine-line CMOS processes are ideal for the switched capacitor SAR ADC, and the cost is therefore low.

A simple 3-bit capacitor DAC is shown in Figure 3. The switches are shown in the track, or sample mode where the analog input voltage, A_IN, is constantly charging and discharging the parallel combination of all the capacitors. The hold mode is initiated by opening S_IN, leaving the sampled analog input voltage on the capacitor array. Switch S_C is then opened allowing the voltage at node A to move as the bit switches are manipulated. If S1, S2, S3, and S4 are all connected to ground, a voltage equal to –A_IN appears at node A. Connecting S1 to V_REF adds a voltage equal to V_REF/2 to –A_IN. The comparator then makes the MSB bit decision, and the SAR either leaves S1 connected to V_REF or connects it to ground depending on the comparator output (which is high or low depending on whether the voltage at node A is negative or positive, respectively). A similar process is followed for the remaining two bits. At the end of the conversion interval, S1, S2, S3, S4, and S_IN are connected to A_IN, S_C is connected to ground, and the converter is ready for another cycle.

Figure 3: 3-Bit Switched Capacitor DAC

原文链接：http://www.analog.com/en/analog-to-digital-converters/ad-converters/products/tutorials/CU_tutorials_MT-021/resources/fca.html

guorock

以为这个技术只有用于低端了的                                                                                                                                                                       

EvelynZhang

第一次听说开关电容，看来我的知识面太窄，以后要多学习。                                                                                                                                                                       

EvelynZhang

斑竹的E文原理没看懂啊，一般说，逐次逼近型模数转换器（SAR ADC）的元件数量会随着AD位数的增加，呈指数规律递增，原理图好象看不出来。就是按照原理图设想，只要前面依次增加2C，4C，8C......，就可获得很多位的AD了。                                                                                                                                                                       

zhaoshan

“一般说，逐次逼近型模数转换器（SAR ADC）的元件数量会随着AD位数的增加，呈指数规律递增”是在哪里找到的？