实用AD9779A的问题

无成 · 发表于 2015-12-27 08:45 AM

请问下ADI的各位大虾，我现在用ADI的AD6655+FPGA+AD9779A做数字方面设计，发现AD9779A输出有以下问题，请分析下，给我些解决问题的方案，谢谢：
现象：FPGA 送出29.56M数据格式为I/Q两路的单音信号分别给AD9779A的两个输入口,AD9779A内部滤波器模式选择了1/8 fdac shift的模式（等效为上搬了61.44M），结果从AD9779A的2模拟信号输出口（Q输出口）得到91M的信号（这是我想要的信号），同时在93.32Mhz处会有一个70dBc左右的的杂散信号，这个杂散信号会根据FPGA送出的数据与有用信号反向偏移，如FPGA 送出28.56M，则DAC有用信号为90M，而杂散信号为94.32M，请问下这有可能是什么引起的。
DAC的配置：参考时钟122.88MHz，输入为复数输入（即两路都配置，一路进I信号，一路进Q信号），需要的信号从I或者Q输出口直接经巴仑引出，内部做8倍内插，内部FDAC为491.52MHz，则输入至DAC的数据速率为61.44M
分析杂散频点：以现在看，杂散信号有点类似是122.88减去FPGA给DAC的频率，但杂散信号会根据DAC选择模式变化，如搬移122.88M，杂散点同样向上搬移，与有用信号的间距与前面情况一致

ADI_Yu · 发表于 2015-12-28 03:46 AM

楼主的问题将在今晚提交给ADI。

无成 · 发表于 2015-12-30 08:21 AM

您好！
从您的描述来看，应该是，122.88MHz的时钟信号和91MHz输出信号发生了混叠，产生了31.88MHz的杂散，31.88MHz杂散反馈回芯片输入，经过61.44MHz频移，得到了93.32MHz。
同样，当输入，122.88MHz时钟信号和90MHz信号混叠，产生了32.88MHz杂散信号，32.88MHz杂散反馈回芯片输入，经过61.44MHz频移，产生了94.32MHz。
应该是PCB布线导致了高频时钟信号耦合过来，产生了杂散。

无成 · 发表于 2015-12-31 04:24 AM

请问下，如果是混叠产生的31.88MHz信号应该是个模拟信号，而DAC的输入是数字信号，反馈的混叠信号如何引入到DAC内部呢？
另外，如果是这个原因的话，DAC内部我做122.88MHz的搬移，则我的有用信号即为29.56+122.88，这个信号再与122.88混频，得到的仍然是29.56，内部再搬移122.88M，得到的还是我要的信号29.56+122.88M？印象中，我有作个这个试验，但仍有杂散，我再试验下，麻烦你再分析下，谢谢了

无成 · 发表于 2015-1-4 08:41 AM

有人再帮忙分析下吗，谢谢啊，急用

无成 · 发表于 2015-1-5 08:24 AM

补充说明下，另外用其他滤波器模式时，发现好像有个规律：AD9779A可以将滤波器配置在以耐奎斯特为中心的点或者3/2 耐奎斯特频率处，而无论何种配置方式，杂散点与有用信号均是以这个中心点对称的，请问下，这是什么原因

无成 · 发表于 2015-1-5 02:23 AM

怎么搞的？？都放假啦

ADI_Yu · 发表于 2015-1-14 08:20 AM

已经将您的问题加急了，请耐心等待。新年快乐！

110500623 · 发表于 2015-3-29 09:54 AM

有人帮忙看下吗？试过很多种模式，该杂散一直存在，我们初判断是器件内部产生的杂散

ADI_Yu无成 · 发表于 2015-4-1 10:28 AM

是没人知道可能的原因还是没人愿意回答？我都等了一年了

实用AD9779A的问题

拍下二维码，帖子随身看