|
配置还没回读过,除了杂散信号幅度增到与主信号大小差不多大外,其余信号是正常的。
配置是: Fdata 61.44MHz 内插8倍,+fs/8 shift 模式,FPGA给DAC中心频率是17.56MHz,对应模式后DAC输出中心频率在79MHz,泄露信号中心位置仍与上面讨论的杂散信号位置一致,即在61.44+61.44-17.56= 105.32MHz位置,杂散信号幅度与主信号幅度基本一致 无成 发表于 2011/4/23 8:30:00
老兄是做信号处理的还是电路设计的?感觉好像是单挑包干制
个人认为这个问题应该先从信号本身的变换过程去分析,定位可能出状况的地方在去解决 回读DAC的配置可以迅速排查是否DAC工作状态异常,是比较好做的,如果DAC工作正常,FPGA基本上就托不了干系了 |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
|