实用AD9779A的问题

无成

呵呵，我们一组人在做，不是单干。

配置方面原来我们做的是CPU固定配置死，无法灵活配置某个寄存器或读取，现在在做可设与回读的配置改进，谢谢rennon

renno

谢谢renno，我想再请教下
1.我给DAC输入为I/Q信号，产生的29.56MHz信号，既然是复数输入，那DAC在插值滤波前的信号应该只有k×fs＋29.56，即29.56MHZ，91MHz等信号吧，为什么会有61.44－29.56的信号呢？
2.不知道手册哪部分有提到第一级滤波带宽及抑制程度，我用手册里面的系数导入matlab分析频谱，好像通带是0.44pi，阻带在0.6pi左右。
3. 在24MHz以内，杂散点仍然有看到，但是因为信号和杂散点是反向跑的，24M信号对应的杂散会被我外部滤波器滤掉，问题不大。

renno

I/Q信号只是表示方式而已，实际上还是两个实信号分别插值和滤波。

从你的应用看，实际上是两个完全独立的DAC通道，你的测试也是只测一个通道，这里没必要引入复数域的分析方法去分析问题。

如果你非要用复数表示，没问题，你要同样在DAC的输出以复数去分析，如果要用仪器测，只能把两路合成了再测。

实际上理想的I和Q信号在你说的那个“杂散”的位置都有一个普线，但相位不一样，合成后就没了。

建议： 不要把简单的问题复杂化，单独分析一路信号，该滤波的滤波，不该有的信号不能遗留。

无成

2.不知道手册哪部分有提到第一级滤波带宽及抑制程度，我用手册里面的系数导入matlab分析频谱，好像通带是0.44pi，阻带在0.6pi左右。

把系数导入Matlab看就知道，问题一定是在第一个半带滤波器。
理论上的半带，通带和阻带是一样宽的，你说的在 0.6，就是说阻带带宽是 (1-0.6) = 0.4，通带就是 DC ~ 0.4， 0.4 ~0.6之间是过渡带

再24MHz信号，采样率 61.44MHz， 看看滤波器对 37.44的抑制是多少， 这个转换到DAC
上的实际信号测量，误差几乎为0，前提是你配置的滤波器正常工作

renno

非常感谢renno，杂散问题很可能就是第一级滤波器问题，低端信号落入滤波器过渡带中，我们配置的滤波器应该是正常工作的，否则杂散信号应该是和有用信号幅度处于同一等级上的吧。
如果要避开这个过渡带，我想最好是将有用信号中心设置于0频上，这样可最大用上AD9779A的滤波器带宽，我们之前没用，是由于在0频这点(配置搬移模式后等效在61.44MHz）在我们的板上会有一较大杂散信号，为了远离这个杂散信号，我们就都用正频部分，导致了带宽问题。
renno能否帮忙分析下0频杂散这个问题，我们之前有认为是可能fpga内部给DAC信号存在的直流分量，但试验过在fpga不给DAC信号时，此信号仍存在。我们暂时只能把这个杂散定位在布板问题，因为对板的地做一定处理后此杂散幅度有下降，但仍高于一般底噪。
另外，我想再请教下，既然进入DAC的输入仍看成是实数输入，我们的应用确实也是要DAC的实数输出，那是否在FPGA内部没有必要产生I/Q信号，而直接将实信号给DAC即可。
谢谢了。

无成

按照你说的方案推测，你应该是在9779后面用了正交调制器，先这样假设。

调制信号 是 y =I * cosw -Q* sinw
只要I 或 Q中有直流， cosw 或 sinw 就漏出去了。这里的I 和 Q 是只加在调制器上的模拟信号，理论上等于FPGA送到DAC上的数字IQ值，但实际上总有点偏差，一个-60dBc的泄露，相当于多小的I、Q直流偏移，这是无法避免的。可以通过对DAC送预定的偏移来补偿。可以在FPGA或DAC实现，略看了9779的datasheet，9779本身就带有增益不平衡和直流补偿，你细看一下。通过补偿，吧泄漏埋到低噪以下不是问题。

GENERAL DESCRIPTION
The AD9776/AD9778/AD9779 are dual, 12-/14-/16-bit, high
dynamic range, digital-to-analog converters (DACs) that pro-
vide a sample rate of 1 GSPS, permitting multicarrier generation
up to the Nyquist frequency. They include features optimized
for direct conversion transmit applications, including complex
digital modulation, and gain and offset compensation.

你这里还没遇到增益不平衡的情况，实际上I 和 Q的输出到达调试器时幅度也不是完全相等的，
同样可以补偿，不补偿的话也会出镜像，也是可能导致你说的杂散，实际是信号。
ps. 你前文说的杂散是在DAC口测到的，这里的是在调制器后。


对于是使用IQ正交调整，还是DAC直接出中频，是系统的考虑，实际上是连个方案的对比，有很多因素，列不完。
如：
1， 正交调整可以直接调到射频，无需经过中频，射频电路简单，但有IQ不平衡、0中频调制有本振泄漏、IQ不正交等问题。
2.DAC直接出中频，对于数字实现来说相当简单，但中频带宽受到DAC采样率限制，
3. 如果纯从数字域对比IQ输出或实输出的话，主要区别是IQ信号的带宽是单路德两倍，

上面提到的1,2可以通过电路设计，达到相同的指标，唯独第三点限制，是目前两个方案选择的根本分水岭，实输出，最大可用信号带宽是 采样率的一半， 复输出能得到两倍的带宽，在实际应用中，信号带宽通常有几十兆，要么采用IQ信号，要么成倍提高采样率，提高采样率会带来成本、功耗、信号完整性等一系列问题，最大的问题是你是否买得到这么高速的DAC和ADC。

ADI_Yu无成

谢谢renno，renno对正交调制理解非常透彻，我受益匪浅，谢谢。
我们9779的应用有两种，一种中频应用，另一种是iq信号后经iq调制器直接调制到射频，这里会有本振泄露，但是通过你说的调整dac增益偏差，是可以消除这个信号的。
我前面说的0频杂散（61.44MHz）主要还是中频应用，在FPGA没有给DAC数字信号或FPGA给DAC正常信号时，在dac输出61.44MHz（搬移61.44MHz模式）会有高于底噪的一个信号。
另外前面讨论的29.56MHz对应杂散现象可用第一级滤波解释，我们在测试中还发现一个奇怪现象，没次设备开关，杂散信号出现的情况可能不一样：例如，少数情况下，设备重新开关，杂散信号会突然冒出与有用信号幅度一样大的情况，设备再重开关后，杂散信号就会恢复到原来大小，或者有时候杂散信号会没有，重开关又有，如果说是滤波器没有将开始的信号滤除，那应该每次杂散信号的幅度应该是一致的呀？这可以通过什么解释吗？
还有一点我也不是很明白，就是既然第一级滤波器通道只有0.4MHz左右，我们应用在29.56M时已超出通带，那此时波动应该会有2，3dB以上，但我们在测试时，整个带内波动在1dB以内，这应该怎么看呢？

renno

没给DAC信号，应该理解为给DAC送0，否则，如果给DAC送一个常量，即直流，61.44泄漏是正常的。如果不是送了直流，就应该是时钟漏过去的了。

你所的设备开关状态不一样，很可能是你配置9779的时序比较临界，9779没有正确配置，可以回读配置检查；也可能是FPGA的初态不一样，给9779送了固定直流，这可能性不但，因为你已经在送信号了。

通带是0.4 x 61.44MHz = 24.576M，这个带内平坦度达到0.1db也不过分。 然后过渡带，半带滤波器的-3db点在0.5，即30.72M,所以不管你给什么信号，最大衰减也就只有3db

renno

配置比较临界要怎么理解呢？能造成这种现象的一般会跟配置的哪些方面有关系呢？

之前我们有怀疑过是不是FPGA给DAC数据没有加时序约束，导致了有可能I/Q路数据进DAC时存在I/Q的不对齐，即产生不平衡，导致的杂散信号变大，但通过前面的分析，这根信号应该是有用信号本身的镜像没有被滤波干净，而不是由于I/Q不平衡引起的啊？

通带只有24.5MHz左右，但我们之前都用了29.5MHz左右，但在24.5－－29.5M之前的波动也都只有1dB以内，而没有3dB这么大衰减啊。

renno

半带滤波器的-3db点在0.5，即30.72M,所以不管你给什么信号，最大衰减也就只有3db