|
配置还没回读过,除了杂散信号幅度增到与主信号大小差不多大外,其余信号是正常的。
配置是: Fdata 61.44MHz 内插8倍,+fs/8 shift 模式,FPGA给DAC中心频率是17.56MHz,对应模式后DAC输出中心频率在79MHz,泄露信号中心位置仍与上面讨论的杂散信号位置一致,即在61.44+61.44-17.56= 105.32MHz位置,杂散信号幅度与主信号幅度基本一致,或略高1,2dB。 比如原DAC输出-10dBm时,若杂散信号异常大时,主信号与杂散信号都会是-13dBm左右 |
|