查看: 90|回复: 0
打印 上一主题 下一主题

低功耗数模混合电路(转中微所)

[复制链接] qrcode

95

主题

259

帖子

617

积分

高级会员

Rank: 4

积分
617
楼主
跳转到指定楼层
发表于 2015-3-26 12:17 AM | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
china_soc 发表于 2005-3-24 13:40 IC设计 ←返回版面

低功耗数模混合电路(转中微所)

低功耗数模混合电路

从系统设计、结构设计、逻辑设计、电路设计、器件设计、版图设计入手,进行低功耗数字集成电路设计。

系统设计:

优化系统划分,减少各模块间的信号传输,使电容较大的部分如BUS的翻转频率降低;

采用优化的信号编码,降低大电容节点的翻转频率,如对CPU的地址总线和SRAM的数据总线进行编码;

利用信号的相关性,降低逻辑电路各节点的翻转频率,如在DSP系统中在需要处理的信号具有较强的相关性,可以调整系统的计算顺序,使DSP的逻辑运算电路中的各个节点的翻转频率降低;

结构设计:

并行结构:在CMOS电路中,电路的功耗与工作电压的平方成正比,而电路的工作速度则与工作电压成正比,如果系统功能允许,采用并行结构;

流水线结构;

根据数据的流量来调整电路的工作电压(自适应电源技术):当需要处理的数据较多时增大电路的工作电压,使处理速度提高,当需要处理的数据较少时,降低电路的工作电压,避免不必要的能量消耗;

逻辑设计:

采用复杂逻辑门,复杂逻辑门的输出节点翻转频率较低;

采用不同形式的逻辑电路,降低节点电容。如采用CPL逻辑可降低某些电路的复杂程度,同时降低电路的漏电功耗;在实现多输入逻辑时采用准静态电路形式,避免使用复杂的PMOS逻辑块,降低电路的复杂程度和电路的节点电容;

电路设计:

采用gated clock电路:当某个电路模块不用工作时,将电路的时钟断开;

电路优化,降低非关键路径的单元的宽长比,降低电路节点电容,降低电路节点的glitching功耗;

器件设计:

工作电压的降低对器件的影响:当工作电源电压降低为使工作速度不能受到过大的影响,开启电压需降低,开启电压的降低带来的负面影响。开启电压的工艺难控制,解决办法:调节衬底电压调节开启电压;开启电压降低导致器件的亚阈值电流增大,使电路的静态功耗增大,解决办法:(1)利用CPL电路解决器件的亚阈值电流;(2)调节衬底电压来动态调节电路的开启电压,档电路处于空闲状态时,调节开启电压,使静态功耗降低,当电路处于工作状态时降低开启电压使电路的工作速度达到所要求的水平;

电路的噪声容限降低:CMOS电路工作的环境是一个强噪声环境,信号的串扰,Ground Bounce,电源的电压降落以及电荷分配效应均影响电路的可靠性。

版图设计(物理设计):

主要是降低电路各部分的寄生电容


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

快速回复 返回顶部 返回列表