【开发实例】基于verilog的SDRAM控制程序分享

特权同学 · 发表于 2015-9-20 03:45 AM

个人编写整理的基于verilog 的SDRAM（三星k4s641632）时序封装，在xilinx spartan 3 xc3s400上运行稳定。实现了先在SDRAM的一段地址上写入数据，然后不断的从这些地址上读出数据并通过串口送到PC，可以通过串口调试助手观察数据。代码里有详细的注释。有兴趣的可以下载，如果觉得不错别忘了把帖子顶起来，谢谢！

wangxing · 发表于 2015-9-20 10:50 AM

下载这个吧

test_top.v 顶层模块

rx_data_gene.v 读写SDRAM数据地址产生模块

my_uart_tx.v 串口数据发送模块

speed_select.v 串口波特率产生模块

sdram_top.v SDRAM控制顶层模块

sdram_cmd.v SDRAM命令模块部分

sdram_ctrl.v SDRAM 的控制模块部分

sdram_para.v SDRAM参数头文件

vtf_test1.v 简单的测试用testbench

qipeihong · 发表于 2015-9-28 11:26 AM

多谢共享！

阿城007 · 发表于 2015-10-6 10:33 AM

辛苦了

dpd99 · 发表于 2015-10-6 10:31 AM

为什么设置积分大于1000才能下载啊？呜呜

king84ZJL208408 · 发表于 2015-10-13 10:58 AM

顶一下

penguinzhu · 发表于 2015-10-23 03:55 AM

看一下

wangde · 发表于 2015-10-27 10:39 AM

谢谢了学习下

tiantanglu11 · 发表于 2015-11-3 11:14 AM

谢谢了学习下

darklink · 发表于 2015-11-4 02:00 AM

谢谢了学习下

【开发实例】基于verilog的SDRAM控制程序分享

拍下二维码，帖子随身看

本帖子中包含更多资源

本帖子中包含更多资源