|
CPLD助学小组：
EDN新一期助学开始了！
EDN依然免费为大家提供PCB学习板，同时也为大家提供焊好并调试好的开发板，相关的串口线，下载线都已配齐，价格仅需要99元。
我们会成立专门的CPLD助学小组，同时会有助学专家坐阵为大家答疑，上传相关技术资料。
EDN免费为大家提供CPLD的PCB学习板100块
同时为大家代购焊好并调试好的CPLD学习板100块
数量有限，请有需要的人相互转告，从速申请。
CPLD助学小组：
申请方式：
A：申请PCB
B：申请CPLD焊好并调试好的学习板
运费统一为15元。
本次活动提供的成品板和PCB数量有限，为了让更多的人能有机会加入到本次CPLD助学活动中，限每位ID号申请一块PCB或一个成品。如果需要同时申请空PCB和成品CPLD的网友，需要多付8元PCB的费用。
加入CPLD助学小组交流>>>>
以下是BJ-EPM240学习板的详细介绍和实物照片：
1.1 EPM240T100C5芯片介绍：
选用Altera公司目前市场性价比较高的MAXII系列的CPLD。
Altera推出的MAX II器件系列是一款革命性的CPLD产品。它基于突破性的CPLD架构，提供业界所有CPLD系列中单个I/O管脚最低成本和最小功耗。这些器件采用新的查表(LUT)体系，采用TSMC的0.18μm嵌入Flash工艺，使其裸片尺寸仅为同样工艺器件的1/4。
MAX II系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器件容量翻了两番，性能是上一代MAX CPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAX II系列器件代替昂贵和不够灵活的小型ASIC和ASSP。
以下主要介绍MAX II系列器件的主要特征。
☆ 成本优化的架构：新型MAX II CPLD架构包括基于LUT的LAB阵列、非易失性Flash存储模块和JTAG控制电路。
☆ 低功耗：MAX II器件是动态功耗较低的CPLD。
☆ 高性能：MAX II器件支持高达300MHz的内部时钟，可为用户提供更高的系统级性能。通过改善布线结构管脚间的延时与其他同容量的CPLD相比大大降低，目前降低到3.6ns。MAX II系列管脚与管脚之间的最大延时见表6.1，其中tPD1为最大距离管脚之间的延迟时间（即对角上的管脚之间），tPD2为最小距离管脚的延迟时间（即相邻的管脚之间）。
表1.1 MAX II系列管脚与管脚之间的最大延时
参数
EPM240
EPM570
EPM1270
EPM2210
单位
tPD1
4.5
5.4
6.0
6.6
ns
tPD2
3.6
3.6
3.6
3.6
ns
☆ 用户Flash存储器：MAX II CPLD内的用户Flash存储器是一个为8K比特，用户可访问且可编程的Flash存储器块，可用于用户自己定义的数据。
☆ 实时在系统可编程能力（ISP）：MAX II器件支持实时在系统可编程，允许用户编程正在工程的器件。
☆ 灵活的多电压MultiVolt内核：MAX II架构支持MultiVolt，允许器件在1.8V、2.5V或3.3V电压环境下工作。
☆ JATG翻译器：MAX II CPLD具有一种被称为JATG翻译器的功能，这种功能允许通过MAX II器件执行定制的JTAG指令，配置单板上不兼容JTAG协议的器件，从而简化了单板管理。
☆ I/O能力：MAX II CPLD的I/O能力加强了其易用性和系统集成能力。表6.2列出了MAX II器件支持的I/O标准。表1.3列出了MAX II的I/O特性及其优势。
表1.2 MAX II的I/O标准
I/O标准
性能
3.3V LVTTL/LVCMOS
300MHz
2.5V LVTTL/LVCMOS
220MHz
1.8V LVTTL/LVCMOS
200MHz
1.5V LVCMOS
150MHz
3.3V PCI
33MHz
表1.3 MAX II的I/O特性及其优势
特 性
优 势
3.3V，2.5V，1.8V&1.5V LVTTL/LVCMOS
对板上其他器件，支持广泛的应用和兼容性
多I/O区域的MultiVolt I/O支持
多达四个I/O区，其他器件保持3.3V、2.5V、1.8V和1.5V等多个电压级别的无缝连接
PCI支持
可支持32比特、33MHz PCI标准
施密特触发器
提供在3.3V输出电压下最高达300mV和在2.5V电压下最高达160mV的噪声容限
驱动能力和回转速度可编程
允许用户控制这些参数，以提高信号的完整性
每个I/O管脚一个输出使能（OE）
大量OE允许用户使用更小的器件，降低成本
热插拔支持
可以从上电系统中安全插入或拆除器件
快速I/O连接
能加快tpd和tco时序
本开发选用EPM240T100C5是为初学者考虑，学习verilog我们要一开始就养成良好的编程习惯，EPM240是MAXII系列中的逻辑单元数最少的一款，但是要以尽可能少的硬件资源实现较复杂的功能就是verilog代码学习的关键了，该学习板配套的实例有详细的注释并且代码风格良好，有很好的借鉴学习的意义。
1.2 BJ-EPM240 学习板基本配置
★ 主芯片使用的是 Altera公司的MAX II系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元是192个，资源比较丰富，内有8Kbit Flash的存储空间；
★ 50MHz有源晶振，作为系统主时钟；
★ 低电平复位按键，使用EPM240的全局复位管脚；
★ 8色VGA接口1个，让大家掌握电脑显示器的驱动原理；
★ RS232串口1个，通过串口调试助手轻松实现UART通信协议；
★ PS/2 接口1个，使用CPLD进行通用键盘解码，配合串口调试助手在PC机上显示键值；
★ 70ns快速读写的SRAM芯片UT62256，具有32KB的ROM空间，让大家熟悉SRAM的读写操作；
★ EEPROM 芯片AT24C02，让大家熟悉使用verilog进行IIC通信；
★ 4位按键，让大家熟悉对按键操作的控制，了解用verilog采样脉冲和按键消抖控制。
★ 4个流水灯，配合4位按键进行Johnson计数器实验；
★ 蜂鸣器，配合简单的分频设计使用；
★ 2位数码管，使用其进行计数实验；
★ USB座，用于连接计算器USB口，可以提供5V电压，本开发板双电压供电，3.3V的电压由USB供电后接AMS1117-3.3降压得到；
★ 外接信号电平转换芯片4245，可以与单片机等5V器件进行通信实验，预留16PIN总线接口。
☆ 使用电源开关和电源指示灯，系统稳定可靠。
1.3 BJ-EPM240 学习板实验例程
BJ-EPM240 学习板主要就为大家提供一个硬件学习的平台，HDL设计与以往的软件开发不同，需要学习者具备并行设计的思想。本学习板由浅入深为大家提供了12个具有详细注释的例程，相信大家在学习完这些例程后就可以轻松入门FPGA/CPLD的开发。
例程清单：
☆ 分频计数实验；
☆ 按键消抖实验；
☆ Johnson 计数器实验；
☆ 数码管显示实验；
☆ 乘法器设计实验；
☆ 模块化设计应用；
☆ VGA接口实验；
☆ 串口通信实验；
☆ PS2键盘解码实验；
☆ IIC通信实验；
☆ SRAM读写实验；
☆ 接口扩展应用。
1.4 BJ-EPM240 学习板功能框图
图1.1是整板系统的功能框图，从图中可以清楚地看到EPM240T100学习板上丰富的外设资源及其位置分布情况。
图1.1 BJ-EPM240 学习板资源分布及功能框图
1.4 BJ-EPM240 学习板标准配置
1、BJ-EPM240学习板一块
2、ByteBlaster II 下载线一条
3、串口线一条
4、USB延长线一条
| 
[复制链接]
qrcode
有了这些物件库存更简洁方便！
汽车元件对其它工业又多重要？
你可知道伺服马达今年150岁啦！
LED灯丝灯如何选择驱动电源？
发表于 2015-11-28 10:19 AM
收藏
分享