【文献资料】基于DDS技术的任意波形发生器研究与设计

ruanwentao

DDS概述
1．1 DDS基本原理
直接数字合成技术(Direet Digital Synthesis，简称DDS)是建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D／A转换器转换为模拟量，将保存的波形重新合成出来。DDS基本原理框图如图1所示。

由图l看出，除了滤波器(LPF)之外，DDS系统都是以数字集成电路实现，因此DDS系统易于集成和小型化。DDS系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，整个系统的各个组成部分提供同步时钟。频率字(FSW)实际上是相位增量值(二进制编码)，作为相位累加器的累加值。相位累加器在每一个参考时钟脉冲输入时，累加一次频率字，其输出相应增加一个步长的相位增量。由于相位累加器的输出连接在波形存储器(ROM)的地址线上，因此其输出的改变就相当于查表。这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出。ROM的输出送到D／A转换器，经D／A转换器转换成模拟量输出。
1．2 DDS的基本参数及其计算
在系统时钟脉冲的作用下，相位累加器不停累加，即不停查表，把波形数据送到D／A转换器转换成模拟量输出，从而合成波形。滤波器则进一步平滑D／A转换器输出的近似正弦波的锯齿阶梯波，同时衰减不必要的杂散信号。设频率字(FSW)的值为d，系统时钟频率为f，相位累加器的字长为N，则系统的输出频率为：


2 任意波形发生器的设计方案
基于DDS技术的任意波形发生器主要由微处理器控制模块、键盘与显示模块、DDS通道的FPGA实现模块、D／A转换模块以及滤波器模块组成。同时片外扩展了4 KB程序存储器SRAM和6 KB数据存储器ROM，分别用于存储波形抽样数据和3种标准输出波形抽样数据。本系统设计原理如图2所示。

2．1 微处理器控制模块
采用AT89C5l单片机完成数据处理和控制其他电路工作。将键盘接收的数据通过特定算法转换成二进制码，再将处理后的控制字、波形参数和其他器件的控制信号发送出去。
由于AT89C5l单片机主要接口有：微处理器与扩展器件的接口；微处理器与FPGA模块的接口；微处理器与键盘、显示模块的接口；微处理器与输出幅值调节电路的接口。由于单片机的输出引脚有限，需扩展其引脚。本设计采用8255器件扩展单片机的输出引脚，8255的PA用于相位控制字的输出；PB用于频率控制字的输出；PC是位可控输出端，用于DDS工作方式的控制字和波形参数的控制字输出引脚。AT89C5l单片机与FPGA的接口电路如图3所示。

2．3 DDS通道的FPGA实现模块
该模块设计是DDS信号合成的关键部分，主要由相位累加器、地址总线控制器、数据总线控制器与SRAM组成。其中，除了SRAM外，其余3个模块都由FPGA实现。
相位累加器是整个DDS系统的关键，直接影响整个系统的功能。图5给出的FPGA结构框图中相位累加器实质上是一个带反馈的29位加法器，它把输出数据作为反馈数据和由微处理器送来的频率控制字连续相加，从而产生有规律的29位相位地址码。设计中采用流水线技术实现29位加法。当输入所需频率时，转换成频率控制字来驱动FPGA工作，从而产生所需波形频率。整个模块设计过程使用FPGA的开发软件实现并进行仿真。

2．4 D／A转换模块
D／A转换器是DDS系统的核心器件，其速度和特性直接影响整个系统的性能。从建立时间、尖峰脉冲能量、位数和积分线性等四个方面选择D／A转换器。因为DDS系统的工作频率一般都很高，因此首先应选用高速D／A转换器。其次是考虑信噪比问题，增大D／A转换器的位数，可减小电压幅值量化误差，增大信噪比，因此，采用了12位的D／A转换器。
2．5 滤波器模块
滤波器分为两组：一组是椭圆函数滤波器，用于正弦波的滤波；另一组是线性滤波器，用于其他标准波形的滤波。

3 结语
本系统设计的DDS电路采用FPGA实现，单片机控制整个系统，产生任意波形。因此，基于DDS技术的波形发生器结构简单，成本低，而且提高了信号源输出信号的分辨率。使用FPGA设计的DDS电路要比采用专用DDS器件更灵活，性价比更高。但在设计时应注意线路板的布线，以减少外界干扰，降低输出信号的杂散性。