|
如今，无线系统无处不在，无线设备和服务的数量连续增长。设计完整的RF系统是一项跨学科设计挑战，模拟RF前端是其中最关键的部门。然而， AD9361 等集成RF收发器的推出显著淘汰了此类设计的RF挑战。这些收发器可为模拟RF信号链提供数字接口，允许轻松集成到ASIC或FPGA，举行基带处理。基带处理器(BBP)允许在终端应用和收发器设备之间的数字域中处理用户数据。别的，使用Simulink等系统建模工具可以轻松完成基带处理器设计。然而，新手用户大概会发现难以明白和办理这个通信系统难题。本京电港论坛文章实验为无线传输通信系统设计和实施简朴的RF基带处理器。设计使用AD9361 FPGA参考方案框架，在AD-FMCOMMS2-EBZ和Xilinx® ZC706平台上实施。 本文第一部分详细形貌该基带处理器的一般设计原则。该部分主要是BBP的理论先容。在第二部分，使用ADI公司的AD9361FPGA参考设计讨论BBP的实际硬件实施。值得注意的是，主要设计目标是使设计尽可能简单，并在实验室情况中演示快速无线数据传输。在使用和干扰RF频谱时，须思量到法规及其他影响。 根本设计典范的RF系统如图1{京电港论坛}所示，直接RF系统除外。该图1仅显示了单个数据路径，反方向是该数据路径的镜像图像。本文中提出的相关基带处理器允许对数据进行处理，以使其在两个RF系统之间进行无线传输。下文讨论了基本设计要求。  图1. RF系统框架图 在两个正交信号I & Q上重复数据注意，载波相互独立且相互差别步。因此，发射和吸收载波之间存在相位和频率偏移。这将对接收器的解调产生倒霉影响。一个重要问题是信号反转，正交信号可能会反转其作用，因为偏移会定期归并和漂离。降服这种不确定性的简单方法是在两个正交信号上重复相同数据。 以串行形式发送和接收数据(按位)大多数情况下，与BBP毗连的RF前端接口是DAC和ADC。这些是模拟信号的数字接口。因此，不能简单地将数据发送到DAC输入，并预计在ADC输出端得到相同数据。数据以串行形式发射，将单个位数据映射到DAC的全部分辨率。同样，数据以串行形式接收，从ADC的全部分辨率解映射。这提供了富足的冗余。如果这些是16位转换器，则接收器将从可能的65536数据会合决定1或0。仅这一点，便可以显著简化解码。 I & Q信号相互正交RF前端设备(如AD9361)是I/Q收发器。如果输入是正交信号，这些设备最有效。这些设备通常沿两个数据路径进行内部I/Q匹配和校正，以抵消二者之间的任何差别。规则是，实部(I)信号是余弦函数，虚部(Q)信号是正弦函数。 调制方案是BPSK可以摆设信号幅度、频率或相位调制的所有常见方法。检测相位差异相对来说更加简单。由于数据以串行形式传输，因此一定会选择二进制相移键控(BPSK)。 位隔断是8个样本数据需要时序信息，位间隔。可能的最大位间隔是采样周期。为了使接收器保持简单，需要足够的时间来解码信号并做出决定。最简单的时序规复方法是零交越和峰值检测。在这种情况下，峰值将不一致。因此，选择零交越进行位间隔检测和跟踪。两种系统之间也存在载波差异。在某些情况下，在用户数据的任意端，样本可能模糊不清。为每半个正弦信号留出4个样本，位间隔设置为8个样本。因此，有效的传输速率是采样频率除以8。 数据没有直流身分时序和相对相位恢复以信号的零交越为底子。因此，单个信号需要不含任何直流成分。此外，要求信号每隔一个位间隔允许至少一个零交越。正弦信号兼具两者的属性，而且非常符合上述BPSK调制方案要求。 数据已加扰用户数据是任意的很可能是一长串1或0。数据需要加扰，以便在接收器端恢复时序和相位，从而更高效地跟踪信号。 数据以数据包的形式传输由于系统彼此不同步，因此接收器的信号会存在幅度、频率和相位误差。解调信号是发射信号相对于当地载波发生相位变革的信号。载波可能会跟踪一段时间，选取数据，然后再跟踪。因此，设计需要做好部分数据丢失的准备。为此，数据以数据包的形式传输。可重复传输多个数据包，而非整个数据。 使用CRC验证数据包数据包携带循环冗余校验(CRC)码，因此如果存在不匹配，则允许接收器丢包，并请求再次发送。 在每个前同步码期间完成时序和相位校正数据包表头携带前同步码，用于将其从接收到的数据流中分别出来。此外，接收器使用该前同步码复位信号的时序和相位信息，以解调数据包数据。 内置性能指标接收器也支持统计计数器，如接收到的、抛弃的或校正的数据包数量。这些计数器用于权衡和监控性能指标，包罗误码率和有效数据速率。 总而言之，数据作为数据包以串行形式发送和接收。数据包携带前同步码和CRC。数据在收发器设备前的中间正交信号上颠末BPSK调制息争调。因此，中间信号频率和数据的位速率是采样速率的八分之一。基带处理器模块及上述设计细节如图2{京电港论坛}和3所示。  图2. BBP发送功能框图  图3{京电港论坛}. BBP接收功能框图 发送器读取数据字节(字符宽度)，并将其转换为带有表头或前同步码的数据包。将CRC添加到数据包末端。然后，对数据包数据进行加扰和串行处理。在连接到收发器之前，单个位数据相位调制余弦(I)和正弦(Q)函数。 在接收方向，离线模块恢复并跟踪时序间隔和调制信号的相对相位。该信息用于从输入的ADC样本中恢复串行数据。然后组装到数据包，并进行解扰。在数据包竣事时，比力CRC，如果不匹配，则丢弃数据包。如果CRC匹配，数据通报给终端用户。 实现BBP设计在硬件中实施和测试。硬件是两个评估板的组合：具有Zynq FPGA设备的Xilinx ZC706评估板，以及具有AD9361收发器的AD-FMCOMMS3-EBZ评估板。ADI提供支持该硬件的完整参考设计。该开源设计在主要工具版本中免费提供，可获得完全支持和更新。硬件详细信息拜见下列URL： ZC706 AD-FMCOMMS3-EBZ Zynq SOC AD9361 ADI GitHub库 ZC706 和 AD-FMCOMMS3-EBZ HDL参考设计 AXI AD9361 IP ADI参考设计是支持Linux®框架的嵌入式系统。包罗围绕ARM®处理器的各种外设。AD9361设备连接到 axi_AD9361 IP外设。它在RF设备和系统存储器之间传输原始采样数据。 外设和设备通过Linux内核驱动步伐进行初始化和控制。BBP则作为连接到 axi_AD9361的另一个IP外设。出于汗青原因，BBP IP命名为 axi_xcomm2ip 。Linux中的用户空间应用程序用于在系统之间控制、发送和接收数据。 在ADI参考设计中，在发送方向，axi_AD9361 IP连接到解包模块(util_upack)，在接收方向，连接到打包模块(util_cpack)。在发送方向，BBP数据插入解包模块和AD9361内核之间。为了使其不影响默认数据路径，BBP支持可选的数据路径多路复用器，以选择解包数据源或BBP数据源。BBP允许参考设计数据路径作为默认路径，并仅在启用时选择BBP数据源。在接收方向，BBP仅连接到AD9361内核。参考设计数据路径不受影响。这允许框架不受妨碍地引导和设置系统。在系统设置后，启用BBP，可通过覆盖默认数据路径来进行数据传输。以ADI参考设计实施的BBP的框图如图4{京电港论坛}所示。  图4. BBP IP框图 本文中讨论的设计、初始化和数据传输使用一对这种硬件。设置仅需一对HDMI®监督器、键盘和鼠标及天线。系统彼此完全不同步，但需要相同设置。在每个方向，数据在不同载波上传输。设备1的发射载波频率和设备2的接收载波频率相同，但在另一个方向上不同。然而，如果回送中使用单个设备，发射和接收载波必须具有相同的频率。BBP的HDL设计接纳ADI库模块。 控制(微处理器)接口AXI-Lite接口用于通过处理器控制和监控BBP。使用ADI公共库(hdl/library/common/up_axi.v)中的up_axi模块，可以轻松推断该接口模块。该模块将AXI-Lite接口转换为简单内存，如读取和写入总线。和任何其他ADI IP一样，添加内部寄存器和内存。寄存器映射如表1所示。
up_axi： 模块端口及其端口映射如下所述。 up_rstn: AXI接口复位(异步低电平有效)，连接到 s_axi_aresetn. up_clk: AXI接口时钟，连接到 s_axi_aclk. up_axi_*: AXI接口信号，连接到等效 s_axi_* 端口 up_wreq, up_waddr, up_wdata, up_wack: 内部写入接口， the up_wreq 信号与地址和数据一同置位，以指示写入请求。请求需要通过up_wack 端口应答。 如下所示，实施简单的寄存器写入。 always @(negedge up_rstn or posedge up_clk) 模块在二者之间执行地址转换。AXI接口使用字节地址，但内部总线使用DWORD地址。效果是，up_axi模块丢弃AXI地址的两个最低有效位，以生成内部DWORD地址。 up_rreq, up_raddr, up_rdata, up_rack: 内部读取接口， up_rreq 信号与地址一同置位，以指示读取请求。请求需要与读取数据一同通过 up_rack 端口应答。 如下所示，实施与上述相同的寄存器用于读取。 always @(negedge up_rstn or posedge up_clk) 相同地址转换也适用于读取。读取数据仅在请求时驱动，否则设置为零。这是因为up_axi模块将单个读取数据从各个地址组传递到OR门。因此，未选择的地址组需要驱动读取数据零。 如上方寄存器映射表中所列，BBP有三个地址空间。常见寄存器空间映射至0x000、发送(DAC)映射至0x800 (0x200)，接收(ADC)映射至0xC00 (0x300)。软件(Linux用户空间应用程序)应当将发送数据包数据写入缓冲器，并从另一个缓冲器中读取接收到的数据包数据。数据包巨细选择为32字节，带有3字节前同步码和1字节CRC。 数据接口对于接收和发送方向的两个通道，AD9361接口内核包含两对16位I/Q数据。内核按照与AD9361数字接口相同的时钟运行。在2R2T模式下，这是采样速率的4倍。在1R1T模式下，这是采样速率的2倍。有效数据速率由有效信号控制。因此在2R2T模式下，每4个时钟置位一次有效。在1R1T模式下，每2个时钟置位一次有效。BBP旨在支持2R2T和1R1T模式。它使用单个发送和接收通道。内部逻辑在2R2T和1R1T模式下以采样速率运行。然后，BBP在其时钟频率下，通过接口内核传输数据。这样是为了在BBP内演示时钟转换。在许多情况下，用户可能希望无论收发器的接口速率如何，都能在采样速率下运行BBP逻辑。 使用Xilinx基元BUFR和BUFG，生成采样频率内部时钟。BUFR是分压器，BUFG是高扇出时钟缓冲器。为此，也可以使用MMCM。如下所示，生成内部时钟。 parameter XCOMM2IP_1T1R_OR_2T2R_N = 0; localparam XCOMM2IP_SCLK_DIVIDE = (XCOMM2IP_1T1R_OR_2T2R_N == 1) ? "2" : "4"; BUFR #(.BUFR_DIVIDE(XCOMM2IP_SCLK_DIVIDE)) i_bufr (
BUFG i_bufg ( 使用BUFR和BUFG可确保时钟频率锁定，但会影响相位确定性。最大相位不确定性是单个接口时钟周期。通过带有同步信号的四级寄存器阵列，可以轻松赔偿该不确定性。然而，设计采用了双端口RAM模块来实现数据传输。这也是为了展示常见信号处理要求的应用实例。使用ADI库内存模块(ad_mem)可以推断出双端口RAM元件。 发送接口在发送方向，处理器将数据包数据写入缓冲器(参见上方寄存器映射表)。然后，请求硬件发送该数据包。BBP将数据包一连发送给设备。在数据包开始时，查抄是否有任何请求。如果没有待处理的请求，则发送空闲数据包。如果有请求等候处理，读取并发送数据包缓冲器。 发送逻辑使用自由运行位计数器，按照位宽运行。当位计数器为0x0时，更新缓冲器读取地址。由于在数据包传输期间可能会随时出现处理器请求，因此在数据包传输开始时会立刻捕捉并清零。在数据包传输开始时，如果请求等待处理，则应答回至处理器接口。使用请求在缓冲器数据或空闲数据之间进行选择。  图5{京电港论坛}. 发送数据路径 数据包数据的前两个字节设置为0xfff0。第三个字节用于表示空闲(0xc5)或数据(0xa6)数据包。CRC字节作为数据包的最后一个字节插入。CRC多项式为x8 + x2 + x + 1。除表头外的所有字节已加扰。加扰多项式与SONET/SDH (x7 + x6 + 1)相同。 余弦和正弦查找表用于生成调制载波。在8个样本中，位间隔即是完整的信号周期(0至2 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
热点图文