FPGA内部产生复位信号可以吗

月沙观

加入reg[15:0] count = 16'h0;是可以的，Xilinx平台可以用，Altera平台不确定                                                                                                                                                                       

vfraloo

当然可以，Altera FPGA内部寄存器在断电或者nconfig、Dev_clrn之后，所有寄存器默认状态都是0值，所以LZ的写法是可以的，这是有实际应用的。不过，你的65550明显超过了16bit所能表示的最大值，竟然没有人发现？？                                                                                                                                                                       

xworld2008

这样做内部复位时可以的，因为FPGA 芯片上电，加载成功后，内部的 数值大多默认是 0 的， 你定义 的寄存器是从0 开始记的，你仿真为什么不能？因为modesim 不知道你的count 从哪里开始计数，没有初始化值；所以 modesim 是不可以的，但实际在FPGA 芯片跑是可以的，很简单，你可以把reset 信号引到FPGA 管脚，用示波器测试                                                                                                                                                                       

zziccq

不知道可不可以，但是就程序来说16'd65550,难道就没报错吗？2^16=65536呀，还有count没有赋初始值，让count随意的开始加么？