对C6748很感兴趣,于是想要做一块C6748的核心板,但从头开始时间就太长了,刚好官方有参考设计,那就基于官方 的设计做自己的核心板了。
首先,去TI的官网下载C6748 的参考设计。
其中会有原理图与PCB。开发工具是allegro,与orcad,版本可以用16.6的,要是太低是打不开的。
首先是打开原理图。
可以看到原理图是由12个图纸组成的,要是做核心板,里面有一些是不用的。图中画叉的是可以完全删除的,那是一些外设。
第5张中一些部分也是可以删除的。
其他 的图纸中可以根据自己的需要进行增减,不过一般都是去掉一些的。
最后我的原理图组成为。
接下来就是产生网表了,注意尽量不要重新对元件进行编号。
成行网表时可以会提示找不到元件的封装,这时,可以先用allegro打开PCB,把封装全部导出到一个目录,再把这个目录加入的环境变量中。
生成网表完成后,就是要在allegro中导入网表了,因为上一步已经把封装都 导了出来,导入网表时一般不会有什么问题。
一开始的PCB为:
导入网表后,会有一些线没有了网络标号,也不一些无用的过孔,定位孔,这些是要一点一点删除的。
全部删除完了之后的PCB是这样子的。
上图中我移动了MMC的位置,电源部分也比较远,为了减小核心板的大小 ,要把电源重新布局,重新布线 的。
但是最主要的DDR部分的是没有变的,不用再布线了。这也是时间最长的一部分布线。
与底板的连接可以用邮票孔,或自己再添加一些插针也可以 。
至此核心板的初步就做好了,再调整一下布局,再布一此容易布的线。就去打样吧。
当然这个方法要官方的板子一定要做的好,一些厂家的参考做的很烂,这个方法就不行了。
好在,TI的参考做的还是 不错的。
|